书目生产

书

  • Maurizio Palesi和Masoud Daneshtalab。NetworkSonChip中的路由算法。
    施普林格。ISBN 9781461482734。

期刊论文

  1. A. Mineo, M. Palesi, G. Ascia, V.卡塔尼亚。MMWAVE Winoc体系结构中的运行时可调传输功率技术。在2015年非常大规模集成系统上接受在IEEE交易中出版。
  2. N. Jafarzadeh, M. Palesi, S. Eskandari, S. Hessabi, A. AfzaliKusha。片上网络低能耗可靠数据通信方案。已在IEEE Transactions on ComputerAided Design of Integrated Circuits and Systems (IEEE Transactions on Integrated Circuits and Systems)上发表，2015年。
  3. 唐M.，林X.，帕莱西M.。路由压力：路由算法的通道相关和行业辐射度量。并行和分布式系统上的IEEE事务。26（3），2015年3月。
  4. M. Palesi，M. Collotta，A. Mineo，V.卡塔尼亚。无线网络芯片芯片架构的高效无线电访问控制机制。低功耗电子和应用。5（2）PP。3856,2015。
  5. M. Palesi，D. Patti，G. Ascia，D. Panno，V.卡塔尼亚。耦合路由算法和芯片低电网的数据编码。计算机科学，科学出版物，11（3），PP。552566，2015。
  6. 唐M.，林X.，帕莱西M.。基于压力模型的离线自适应路由设计方法。34(2)， 2015年2月，第307320页。
  7. 王旭东，杨敏，姜勇，M. Daneshtalab, M. Palesi, T. Mak。动态网络工作流优势自调优芯片研究。计算机学报。13(2)，2014年1月。
  8. N. Jafarzadeh, M. Palesi, A. Khademzadeh, A. AfzaliKusha。降低片上网络能耗的数据编码技术。IEEE超大规模集成电路(VLSI)汇刊。22(3), 2014年3月。
  9. M. Daneshtalab，M. Palesi，J.Plosila，A. Hemani。关于多核嵌入式系统的特殊问题的编辑。Elsevier微处理器和微系统，38（6），2014年8月。
  10. 王旭东，杨敏，蒋勇，M. Palesi, Liu P.， T. Mak, N. Bagherzadeh.。3D NetworksonChip的高效组播方案。系统架构学报，59(9)，2013,pp. 693-708。
  11. 沈F.， M. Palesi, M. Yang。新片上并行架构和软件支持特刊客座编辑简介。并行计算学报，2013年9月。
  12. T. MAK，M. Palesi，M. Daneshtalab。新兴onchip网络和架构的特殊问题的编辑。IET计算机和数字技术，2013。DOI：10.1049 / IETCDT.2013.0144
  13. X. Wang，P. Liu，M. Yang，M. Palesi，Y.江，M. C. Huang。3D NetworksonOnchip的节能运行时增量映射。Springer，计算机科学与技术学报，28（1），PP。5471，2013年1月。
  14. M. Palesi, R. Tornero, J. M. Orduna, D. Panno, V.卡塔尼亚。基于多目标进化的网络芯片鲁棒路由算法和映射核心设计。《计算机科学》，18(7)，pp. 937969。
  15. D. Patti, A. Spadaccini, M. Palesi, F. Fazzino, V. Catania。支持计算机体系结构本科生使用可视化MIPS64 CPU模拟器。《教育科学学报》，55(3)，pp. 406411, 2012年8月。
  16. R. Aldujaily，T.Mak，F. xia，A. Yakovlev，M. Palesi。NetworkSononchip中的运行时死锁检测嵌入式传递闭合网络。并行和分布式系统的IEEE交易，23（7），PP。2012年7月12051215。
  17. F. Shen，M. Yang，M. Palesi：客人编辑对新兴计算架构和系统的特殊问题介绍。电脑与电气工程38（3）：722723,2012。
  18. M. Palesi，S. Kumar，R.Marculescu。芯片架构与设计方法的特殊问题的编辑。elewsvier微处理器和微系统期刊。2011年1月。
  19. 帕莱西，阿西亚，法奇诺，卡塔尼亚。芯片网络中的数据编码方案。集成电路与系统的计算机辅助设计，30(5)，2011年5月。
  20. M. Yang，Y.江，P.刘，M. Palesi。关于权力，高性能通用和应用特定计算架构的特殊问题的编辑。国际高性能系统架构杂志。2（3/4），2010年。
  21. G. Ascia，V.Catania，A.G.Inuovo，M. Palesi，D. Patti。嵌入式计算机系统设计空间探索有效多目标进化算法的性能评价。应用软计算，11（1），PP。382398，2011年1月。
  22. M. Palesi，S. Kumar，V.卡塔尼亚。利用部分故障的联系使用，以提高芯片网络中的产量和性能。IEEE交易上的集成电路和系统的计算机设计，29（3），PP。426440，2010年3月。
  23. M. Palesi，S. Kumar，V.卡塔尼亚。带宽感知NetworkSononchip平台的路由算法。计算机和数字技术，IET，Vol。3，第5号。（2009年8月11日），PP。413429。
  24. M. Palesi, R. Holsmark, S. Kumar, V. Catania。片上网络的特定应用路由算法。《分布式系统与并行系统》，第3卷，第3期，2009年3月。
  25. A. Mejia，M. Palesi，J.Flich，S.Kumar，P. Lopez，R. Holsmark和J. Duato.regionBased路由：一种支持NoCS IEEE事务中的高效路由算法的机制，17（3），PP。356369，2009年3月。
  26. G. Ascia, V. Catania, M. Palesi, D. Patti。NetworkSononChip自适应路由的新选择策略的实现与分析。计算机上的IEEE交易，57（6），PP。2008年6月809820。
  27. V.卡塔尼亚，M. Palesi，D. Patti。降低VLIWBASED嵌入式系统中多目标设计空间探索的复杂性。ACM交易架构和代码优化，5（2），PP.11：111：33，2008年8月。
  28. V.卡塔尼亚，M. Palesi，D. Patti。多目标场景中VLIW嵌入式系统设计的分析与工具。电路系统和计算机，16（5），PP。819846，2007年10月。
  29. R. Holsmark, M. Palesi, S. Kumar。具有矩形区域的不规则网格拓扑系统的死锁免费路由算法。系统建筑学报，54/34（2008）PP。427440。
  30. D. Bertozzi，S.Kumar，M. Palesi。NetworksonChip：新兴的研究主题和新颖的想法。VLSI设计，Vol。2007年，第26454号，DOI：10.1155 / 2007/26454。
  31. A. Di Nuovo, M. Palesi, D. Patti。针对特定应用系统sonchip的高效设计空间探索。系统架构学报，53(10)，pp. 733750, 2007年10月。
  32. 阿希亚，卡塔尼亚，帕莱西。网络芯片映射问题的多目标遗传方法。计算机学报，12(4):370394,2006。
  33. 阿希亚，卡塔尼亚，帕莱西。在NetworkOnchip上映射核心。国际计算智能研究（IJCIR），ISSN 09729836,1（12）：109126,2005。
  34. 阿希亚，卡塔尼亚，帕莱西和帕拉托。切换嵌入式系统的活动减少：遗传总线编码方法。IEE进行计算机和数字技术，152（6）：756764，2005年11月。
  35. 阿希亚，卡塔尼亚，帕莱西。参数化系统sonachip中系统级探索的多目标遗传方法。集成电路与系统的计算机辅助设计，24(4):635645,2005年4月。
  36. 阿希亚，卡塔尼亚，帕莱西。基于GA基于GA的参数化SystemOnachip平台的设计空间探索框架。进化计算的IEEE交易，8（2）：329346，2004年8月。
  37. G. Ascia，V.Catania，M. Palesi和D.Sarta。具有数据依赖性的命令灵能分析模型。VLSI设计，12（2）：245273，2001。

书中的章节

  1. M. Daneshtalab，M. Palesi。onchip网络上的基本概念。在NetworksonChip中的路由算法。施普林格。2013
  2. R. AlDujaily, T. Mak, F. Xia, A. Yakovlev, M. Palesi。运行时死锁检测。在NetworksonChip中的路由算法。施普林格。2013
  3. M. Palesi, R. Holsmark, S. Kumar, V. Catania。基于芯片的低功耗网络专用路由算法设计。低功耗网络芯片，施普林格。
  4. G. Ascia，V.Catania，A.G.Di Nuovo，M. Palesi和D. Patti。嵌入式系统加速多目标设计空间探索的计算智能。计算智能中的多目标优化：理论与实践。Lam Thu Bui（编辑），同名ALAM（编辑器），第X章，第265299,2008。
  5. 阿希亚，卡塔尼亚，帕莱西。SoC平台映射配置的进化方法。在Kluwer学术粉碎机，编辑，SoC设计方法中，2002年。
  6. 阿希亚，卡塔尼亚，帕莱西。参数化系统设计的调优方法。在Kluwer学术出版社，编辑，实时系统芯片系统，2002。

会议论文

  1. V.卡塔尼亚，A. Mineo, S. Monteleone, M. Palesi, D. Patti。Noxim:一个开放的、可扩展的、周期精确的芯片模拟器网络。2015年7月2729日在加拿大多伦多举行的IEEE国际应用系统、体系结构和处理器会议。
  2. A. Mineo, M. S. Rusli, M. Palesi, G. Ascia, V. Catania, M. N. Marsono。一种节能WiNoC架构的闭环发射功率自校准方案。欧洲设计自动化和测试(2015年日期)。法国格勒诺布尔，2015年3月912日。
  3. M. Fattah，M. Palesi，P. Liljeberg，H. Tenhunen。Shifa：Mystemlevel Systemlevel在运行时的层次结构，Manycore系统的管理管理。设计自动化会议（DAC 2014）。DAC 2014. 2014年6月15日。
  4. A. Mineo, M. Palesi, G. Ascia, V.卡塔尼亚。一种用于节能MMWAVE无线NOC的自适应传输功率技术。欧洲设计自动化和测试(2014年日期)。德国德累斯顿，德国，2014年3月248日。
  5. 王旭东，赵斌，麦天祥，杨敏，蒋勇，M. Daneshtalab, M. Palesi。基于多智能体拍卖模型的多核系统自适应功率分配。欧洲设计自动化和测试(2014年日期)。德国德累斯顿，德国，2014年3月248日。
  6. M. Masi, A. Mineo, M. Palesi, G. Ascia, V. Catania。3.基于低功耗和低带宽约束的低能量映射技术。计算机工程与应用，2013,33(6):733 - 736。
  7. A. Mineo, M. Palesi, G. Ascia, V.卡塔尼亚。运行时在线链接芯片上低能量网络的电压缩放。EUROMICRO DSD/SEAA 2013，西班牙桑坦德，2013年9月46日。
  8. 阿希亚，帕莱西，卡塔尼亚。基于模糊规则库系统的片上网络自适应输出选择函数。EUROMICRO DSD/SEAA 2013，西班牙桑坦德，2013年9月46日。
  9. A. Mineo, M. Palesi, G. Ascia, V.卡塔尼亚。第13届嵌入式计算机系统国际会议:架构、建模和仿真(SAMOS XIII)， SAMOS，希腊，2013年7月15-18日。
  10. 王旭东，麦天成，杨敏，蒋勇，M. Daneshtalab, M. Palesi。动态网络工作流优势自调优芯片研究。将于2013年4月在第七届ACM/IEEE网络芯片国际研讨会(NOCS)上发表，亚利桑那州坦佩。
  11. M. Ebrahimi，M. Daneshtalab，F. Farahnakian，P.Liljeberg，J.Lilosila，M. Palesi和H. Tenhunen，“Haraq：高度自适应路由算法的拥塞道教学习模型在第6届ACM的情况下”onchip网络中的高度自适应路由算法。“/ IEEE International on Networksononchip（NOC），PP。1926年，5月。2012年，丹麦。
  12. D. Patti，A. Spadaccini，M. Palesi，F. Fazzino和V.卡塔尼亚。提高介绍性计算机架构课程的教学效果。2011年计算智能与软件工程国际会议。
  13. 王旭东，M. Palesi，杨敏，蒋勇，黄明超，刘鹏。PowerAware运行时增量映射3D网络芯片。计算机科学，第6985卷，网络与并行计算会议，2011。
  14. 王旭东，M. Palesi，杨敏，蒋勇，黄明超，刘鹏。3D NOCBASED SOC的低延迟和节能多播方案。芯片上的VLSI系统。2011年10月，九龙，香港，中国。
  15. D. Salemi，M. Palesi，V.卡塔尼亚。Poweraware芯片网络中的选择策略。第六届纳米级时代综合系统设计与技术国际会议（DTIS'11）。2011年4月68日，雅典，希腊。
  16. 夏福明，A. Yakovlev, M. Palesi。使用耦合传递闭合网络的NetworksonChip运行时死锁检测。欧洲设计自动化和测试(2011年日期)。1418年3月，法国格勒诺布尔。最佳论文奖
  17. R. Holsmark，S. Kumar，M. Palesi。一种多级路由方案和路由器架构，用于支持芯片平台上大型网络中的分层路由。第四次研讨会关于芯片的高度平行处理（HPPC 2010），2010年8月31日，Ischia那不勒斯，意大利。[出现]
  18. M. Palesi，R. Holsmark，X. Wang，S. Kumar，M. Yang，Y.江，V.卡塔尼亚。一种新的机制，以保证在芯片网络中具有自适应路由算法的分组传送。13欧洲数字系统设计架构，方法和工具Lille，法国，2010年9月13日。[出现]
  19. M. Palesi，R. Holsmark，X. Wang，S. Kumar，M. Yang，Y.江，V.卡塔尼亚。支持在芯片网络中的InOrder数据包传送的自适应路由技术。第4次互连网络架构研讨会：onchip，Multichip，与：第5次高性能嵌入式架构和编译器，比萨，意大利，2010年1月24日结合举行。
  20. M. Palesi和S. Kumar。第二届芯片架构网络国际研讨会，与第42届IEEE/ACM微架构国际研讨会联合举办，2009年12月12日，纽约，美国。
  21. 阿希亚，卡塔尼亚，法奇诺，帕莱西。一种降低网络芯片功耗的编码方案。计算机工程与系统国际会议，2009年12月14日，埃及开罗。
  22. V.卡塔尼亚，G. De Francisci Morales, A. G. Di Nuovo, M. Palesi, D. Patti。应用域特异性嵌入式架构多目标设计的有效方法。第12 Euroomicro数码系统设计会议，2009年8月2729年8月，Patras，希腊。
  23. 帕莱西，法奇诺，阿西亚，卡塔尼亚。基于WormholeSwitched NetworksonChip的低功耗数据编码。第12 Euroomicro数码系统设计会议，2009年8月2729年8月，Patras，希腊。
  24. R. Tornero，V.Sterrantino，M. Palesi，J. M. Orduna。芯片上网络中的并发映射和路由的多目标策略。IEEE / ACM并行和分布式处理国际研讨会，2009年5月，2009年5月，意大利罗马。
  25. R. Holsmark, M. Palesi, S. Kumar, A. Mejia。HiRA:一种用于片上分层网络的无死锁路由方法。2009年5月10日，加州圣地亚哥
  26. D. Frazzetta, G. Dimartino, M. Palesi, S. Kumar, V. Catania。第11届EUROMICRO数字系统设计研讨会，架构，方法和工具，1825页，2008年9月35日，意大利帕尔马。
  27. V.卡塔尼亚，G. De Francisci Morales, A. G. Di Nuovo, M. Palesi, D. Patti。嵌入式系统设计的高性能计算:一个案例研究。第11届EUROMICRO数字系统设计会议，架构，方法和工具，第656659页，2008年9月35日，意大利帕尔马。
  28. R. Tornero，J. M. Orduna，M. Palesi，J. Duato。NOCS的通信拓扑映射技术。国际会议并行和分布式计算，PP。910919，2008年8月26日，西班牙拉斯帕尔马斯德大花帆布岛。
  29. M. Palesi, G. Longo, S. Signorino, S. Kumar, R. Holsmark, V. Catania。基于网络芯片平台的带宽感知和拥塞避免的高效路由算法设计。IEEE网络芯片国际研讨会，97106页，2008年4月7日至11日，纽卡斯尔大学，英国。
  30. G. Longo，S. Signorino，M.Palesi，S. Kumar，R. Holsmark，V.Catania.BandWidth Inveive NetworksonOnchip的路由算法。互联网络架构的第二次研讨会：onchip，multiChip。2008年1月27日，瑞典Goteborg。
  31. R. Tornero，J. M. Orduna，M. Palesi，J. Duato。NOCS的通信任务映射技术。互联网络架构的第二次研讨会：onchip，multiChip。2008年1月27日，瑞典Goteborg。
  32. M. Palesi，S. Kumar，R. Holsmark，V.卡塔尼亚。利用可重新配置的NOC平台中有效的死锁免费路由的通信并发。IEEE国际平行和分布式加工研讨会，PP。18，长滩，加利福尼亚州，2007年3月。
  33. A. G. di Nuovo，M. Palesi，V.卡塔尼亚。多目标进化模糊聚类，用于高度问题。IEEE国际模糊系统会议。PP。2007年7月16日。
  34. G. Ascia, V. Catania, M. Palesi, D. Patti。neighborsonpath：onchip网络的新选择策略。第四次IEEE研讨会实时多媒体，PP。7984.首尔，韩国，2006年10月2627日。
  35. M. Palesi, R. Holsmark, S. Kumar, V. Catania。NoC系统专用无死锁路由算法的设计方法。硬件软件协同设计与系统综合国际会议，第142147页。2006年10月22日，韩国首尔。
  36. A. Di Nuovo, M. Palesi, D. Patti。嵌入式系统设计中的模糊决策。硬件-软件协同设计与系统综合国际会议，韩国，首尔，2006年10月2225日。
  37. R. Holsmark, M. Palesi, S. Kumar。带区域的网状拓扑NoC系统无死锁路由算法。第九届EUROMICRO数字系统设计会议，架构，方法和工具，第696703页。克罗地亚,2006年9月。
  38. M. Palesi，S. Kumar，R. Holsmark。用于网状拓扑结构中的应用程序特定路由的路由器表压缩方法。Samos VI研讨会：嵌入式计算机系统：架构，建模和模拟，PP。373384.Samos，希腊，7月1720年，2006年。
  39. A. Di Nuovo, M. Palesi, D. Patti。一种有效的系统级SystemOnachip设计的分层模糊方法。ICSAMOS：嵌入式
    40. 计算机系统：架构，建模和模拟。Samos，希腊，7月1720年，2006年。
  40. A. Di Nuovo, M. Palesi, D. Patti。参数化VLIW处理器设计中智能Systemlevel探索的多目标基因模糊方法。IEEE大会关于在加拿大温哥华壁中心，加拿大温哥华壁中心喜来登酒店，2006年7月。
  41. A. Di Nuovo, M. Palesi, D. Patti。模糊仿真加速计算机设计。第四届工业模拟会议，第285289页，意大利巴勒莫，2006年6月57日。
  42. G. Ascia, V. Catania, M. Palesi, D. Patti。芯片网络自适应路由的新选择策略。电子，硬件，无线和光通信国际会议。马德里，西班牙，2006年2月1517年2月。
  43. 阿希亚，卡塔尼亚，帕莱西。NetworkOnChip映射问题的进化方法。IEEE关于进化计算的国会。爱丁堡，英国，2005年9月5日。
  44. G. Ascia, V. Catania, M. Palesi, D. Patti。探索VLIW建筑的设计空间。IEEE第16届国际应用特定系统、架构和处理器会议。2005年7月23日，希腊萨摩斯。
  45. G. Ascia, V. Catania, M. Palesi, D. Patti。超块形成：高性能VLIW架构的电源/能量透视。2005年5月2126年，2005年，2005年，2005年，2005年5月21日，IEEE国际研讨会。
  46. G. Ascia, V. Catania, M. Palesi, D. Patti。Systemlevel框架，用于评估VLIWBASED嵌入式系统的区域/性能/功率折衷。亚洲和南太平洋设计自动化大会2005年，上海，Cina，1月1821年，2005年。
  47. G. Ascia, V. Catania, M. Palesi, D. Patti。超级块形成的电源/能量透视。高性能计算国际会议。班加罗尔，印度，1922年12月，2005年。
  48. 阿希亚，卡塔尼亚，帕莱西。Meshbased NoC架构的多目标映射。在第二次IEEE / ACM / IFIP中的硬件/软件代码和系统综合国际会议，第182187页，斯德哥尔摩，瑞典，9月810年，2004年。
  49. G. Ascia，V.Catania，M. Palesi和D. Patti。参数化VLIW架构的多目标优化。在美国宇航局/国防部在美国国防军的成功硬件会议上，美国华盛顿州，美国，2004年6月。
  50. 阿希亚，卡塔尼亚，帕莱西和帕拉托。一种减少地址总线中交换活动的进化方法。在进化计算大会上，澳大利亚堪培拉，2003年12月812日。
  51. 阿希亚，卡塔尼亚，帕莱西和帕拉托。总线编码的遗传方法。在IFIP国际大规模集成国际会议中，2003年12月13日。
  52. G. Ascia，V.Catania，M. Palesi和D. Patti。Epicexplorer：用于设计空间探索的参数化VLIWBASED平台框架。在嵌入式系统的第一个研讨会上，为实时多媒体（估计），纽波特海滩，加利福尼亚州，2003年10月34日。
  53. 阿希亚，卡塔尼亚，帕莱西和帕拉托。一种减少地址公交车中能量的进化方法。2003年9月2426年9月24日的国际信息与通信技术研讨会。
  54. 阿希亚，卡塔尼亚，帕莱西。用于嵌入式系统功率优化的遗传总线编码技术。第13届电力与时序建模、优化与仿真国际研讨会，意大利都灵，2003年9月1012日。
  55. 阿希亚，卡塔尼亚，帕莱西。参数化系统设计的调优方法。在实时应用系统芯片国际研讨会上，加拿大班夫，2002年7月67日。
  56. 阿希亚，卡塔尼亚，帕莱西。IPBASED SystemonAnachip的设计空间探索方法。2002年5月2629年5月，IEEE国际电路和系统国际研讨会斯科茨代尔国际研讨会。
  57. M. Palesi和T.givargis。遗传算法的多目标设计空间探索。在第十次硬件/软件代码中，斯坦利Hotel，埃斯特斯公园，美国科罗拉多州的斯坦利酒店，5月68日，2002年5月。
  58. 阿希亚，卡塔尼亚，帕莱西。参数化VLSI系统的设计空间探索框架。在第7届亚洲和南太平洋设计自动化会议和第15届班加罗尔，印度班加罗尔设计国际会议2002年1月。
  59. 阿希亚，卡塔尼亚，帕莱西。一种新的参数化SoC设计空间探索的新方法。在IFIP国际大规模集成国际会议中，全球芯片设计和CAD会议系统，第11版，第449454页，蒙彼利埃，法国，2001年12月25日。
  60. 阿希亚，卡塔尼亚，帕莱西。基于遗传算法的参数化系统设计。9。国际硬件/软件代码专题讨论会，第177182页，哥本哈根，丹麦，2001年4月2527年。

Maurizio Palesi.

副教授

  • : +39 339 180 2626
  • 部门工程学部
    乌克 - 凯尔大学恩纳
  • 国家意大利